CHEAT SHEET — CHƯƠNG 5


Gương dòng thụ động và tích cực (Passive and Active Current Mirrors)

Công thức tra cứu nhanh, kèm minh họa mạch/đồ thị trích từ Lecture 5 — dựa trên Razavi, Chương 5 — được mang theo khi làm bài tập/kiểm tra


Bảng ký hiệu



μnCox	Hệ số dẫn dòng NMOS (process transconductance)	***gm, gm1,2***	Hỗ dẫn transistor / hỗ dẫn cặp M1,M2 (giả sử matching)
(W/L)i	Tỉ số kích thước kênh của Mi	***ro (rOi)***	Điện trở ra tín hiệu nhỏ của Mi (=1/(λID))
VGS, VDS, VTH	Áp cực G-S, D-S, ngưỡng	***Gm***	Hỗ dẫn HIỆU DỤNG toàn mạch (≡ Iout/Vin, ngắn mạch ra)
VGS−VTH	Điện áp overdrive	***Rout***	Điện trở ra tổng cộng tại node Vout
λ	Hệ số điều biến chiều dài kênh (CLM)	***RSS***	Điện trở ra hữu hạn của nguồn dòng đuôi (tail)
IREF, IOUT	Dòng tham chiếu / dòng ra gương dòng	***ISS***	Dòng đuôi (tail current) lý tưởng của cặp vi sai
Vb	Điện áp phân cực cố định (thường từ ngoài)	***AV, ADM***	Độ lợi tín hiệu nhỏ (differential-mode gain)
VN, VX, VA, VB...	Điện áp tại các nút mạch (theo tên nút trên hình)	***ACM, CMRR***	Độ lợi chế độ đồng pha; Common-Mode Rejection Ratio


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
I. GƯƠNG DÒNG CƠ BẢN (§5.1 BASIC CURRENT MIRRORS)			
1	Phân cực bằng cầu điện trở R1, R2 (cách thô sơ, KHÔNG dùng thực tế)	**$I_{OUT} \approx (\mu nCox/2)(W/L)[R2/(R1+R2)\cdot VDD - VTH]^2$**	Iout phụ thuộc trực tiếp VDD, VTH (nhiệt độ/công nghệ) và sai số tuyệt đối của R trên chip (±20–30%) → không dùng trong thiết kế analog CMOS thực tế






Ý tưởng gương dòng: Reference Generator tạo IREF, Copy Circuit (diode-connected) sao chép sang Iout (Lecture 5, slide 5)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
2	Gương dòng cơ bản — M1 diode-connected dẫn IREF, gate chung với M2 Bỏ qua channel-length modulation (λ)	IREF = (μnCox/2)(W/L)1(VGS−VTH)² IOUT = (μnCox/2)(W/L)2(VGS−VTH)² **⇒ IOUT/IREF = (W/L)2/(W/L)1**	M1, M2 chung VGS (gate nối chung) & chung source (đất) ⇒ tỉ số dòng = tỉ số kích thước, không phụ thuộc IREF hay VDD *Đã đối chiếu Razavi + hình gốc (slide 6): dòng "Neglecting CLM, IOUT is identical to IREF" trên slide KHÔNG mâu thuẫn — đó chỉ là phát biểu riêng cho hình minh họa (b), nơi M1 và M2 được vẽ dùng CHUNG nhãn "W/L" (tức tỉ lệ 1:1 ngầm định). Đây là TRƯỜNG HỢP RIÊNG của công thức tổng quát bên trái, không phải quy luật chung* **Công thức PHẢI NHỚ khi ôn/áp dụng: IOUT/IREF = (W/L)2/(W/L)1 — tỉ lệ dòng theo tỉ lệ kích thước; chỉ bằng 1 khi hai transistor cùng kích thước (xem case 3, 5 dùng tỉ lệ ≠1:1)**
	 *Gương dòng cơ bản: (a) khối $f^{-1}(IREF)$ tổng quát, (b) mạch M1(diode)–M2 cụ thể + phương trình IREF, IOUT (Lecture 5, slide 6)*		
3	Ex.5.1 — Gương dòng nối tầng NMOS→PMOS (relay IREF qua nhiều tầng khác loại)	ID2 gương từ IREF (tầng NMOS: M1 diode, M2 mirror) ID4 = Iout gương từ ID3 (=ID2) (tầng PMOS: M3 diode, M4 mirror)	Một IREF duy nhất có thể "chuyển tiếp" qua nhiều tầng gương dòng khác loại để phân cực bất kỳ nút nào trong mạch, gần VDD hay gần đất

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		Example 5.1) find the drain current of M4  *Ex.5.1: I_REF → M1–M2 (NMOS) → M3–M4 (PMOS) → I_out (Lecture 5, slide 7)*	
4	Mạng gương dòng nhiều tỉ lệ (multi-ratio) phân cực tầng vi sai	Mỗi nhánh = IREF × (tỉ số W/L riêng), vd: 2(W/L)N, 5(W/L)N, 0.4·IT ...	Mọi dòng trong mạch đều suy ra từ CÙNG một IREF theo tỉ lệ kích thước cố định ⇒ toàn hệ thống "track" nhau khi nhiệt độ/công nghệ đổi — kỹ thuật phân cực chuẩn cho tầng khuếch đại vi sai nhiều tầng
5	Ex.5.2 — Gain tầng CS (M1) có tải gương dòng (M2 diode, M3 mirror) + RL	**AV = gm1·RL·[(W/L)3/(W/L)2]**	Tỉ số gương dòng đóng vai trò "độ lợi dòng" nhân thêm vào dòng tín hiệu của tầng CS trước khi qua RL. Bước đệm cho §5.3 (RL sẽ được thay bằng chính ro của transistor gương, thường tỉ lệ 1:1)
		Example 5.2) calculate the small-signal gain  $$A_V = g_{m1} \cdot R_L \cdot \left[(W/L)_3 / (W/L)_2 \right]$$ *Ex.5.2: M1 (CS) → M2 diode-connected → M3 mirror → RL → Vout (Lecture 5, slide 9)*	

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	Ghi nhớ / Ý nghĩa vật lý — Mục I. Gương dòng cơ bản • Cốt lõi: gương dòng dùng MATCHING giữa các transistor (cùng VTH, μnCox, cùng VGS nhờ gate nối chung) thay vì giá trị tuyệt đối của R/VDD ⇒ tỉ số dòng chính xác, ổn định theo nhiệt độ và công nghệ chế tạo. • Công thức trung tâm cần thuộc: IOUT/IREF = (W/L)2/(W/L)1 (bỏ qua CLM) — đây là TỈ SỐ kích thước, không phải "IOUT luôn bằng IREF" (chỉ đúng khi hai transistor cùng kích thước). • Bản chất vật lý: transistor diode-connected (gate nối drain) tự thiết lập đúng VGS cần thiết để dẫn dòng đi qua nó — đó là "trái tim" của mọi gương dòng, cho phép sao chép VGS này sang gate của (các) transistor khác. • Mẹo nhận diện nhanh: thấy 1 transistor có gate nối trực tiếp vào drain của chính nó ⇒ đó là nhánh REFERENCE của gương dòng; mọi transistor khác có gate nối chung đường dây đó là nhánh OUTPUT/mirror, dòng ra tỉ lệ theo (W/L) riêng.		
II. GƯƠNG DÒNG CASCODE (§5.2 CASCODE CURRENT MIRRORS)			
6	Sai số do channel-length modulation (CLM) trong gương dòng cơ bản	IREF = (μnCox/2)(W/L)1(VGS−VTH)²(1+λVDS1) IOUT = (μnCox/2)(W/L)2(VGS−VTH)²(1+λVDS2)	M1 diode-connected ⇒ VDS1=VGS (cố định), nhưng VDS2 phụ thuộc mạch ngoài ⇒ VDS2≠VDS1 nói chung ⇒ Iout lệch khỏi tỉ số (W/L) lý tưởng. Động lực cho gương dòng cascode ở các case tiếp theo
7	Cấu trúc cascode — xây dựng 3 bước (a) Cascode current source: Vb ngoài cố định cho M3 (b) Tự tạo bias cascode: xếp M0 diode trên M1 (c) Kết hợp (a)+(b) = gương dòng cascode tự phân cực	**(b) Nút N = VGS0 + VX** (c) Nút N trực tiếp cấp gate cho M3 (cascode nhánh ra)	(a) Rout rất cao (≈ gm3·ro3·ro2) nhưng cần Vb ngoài; (c) tự phân cực, không cần Vb ngoài — cấu trúc kinh điển, dùng phổ biến
	 **(a) Cascode current source** **(b) Modification of mirror circuit to generate the cascode bias voltage** **(c) Cascode current mirror** *3 bước xây dựng gương dòng cascode tự phân cực: (a) cascode current source, (b) tạo bias cascode, (c) kết hợp (Lecture 5, slide 12)*		
8	Đánh đổi Headroom ↔ Độ chính xác (a) Vb ngoài, tối thiểu (VDS3=VGS3−VTH) (b) Self-biased stack (M0–M1)	(a) Headroom tối thiểu, nhưng Iout ≠ IREF (Vb không track IREF) **(b) Headroom nhiều hơn (mỗi tầng đủ VGS−VTH), nhưng Iout = IREF (VDS nhánh gương bám sát nhánh tham chiếu)**	Đánh đổi kinh điển: chọn (a) để tối đa output swing, chọn (b) để tối đa độ chính xác dòng ra

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *(a) Vb tối thiểu → Iout≠IREF; (b) self-biased → Iout=IREF, headroom cao hơn (Lecture 5, slide 13)*		
9	Ex.5.3 — IREF tối đa của cascode tự phân cực (M0–M1), với ràng buộc headroom VDD−VN ≥ 0.5V	VN = VGS0+VGS1 = √(2IREF/μCox)·[√(L/W)0+√(L/W)1] + VTH0+VTH1 **IREF,max = (μCox/2)(VDD−0.5−VTH0−VTH1)² / [√(L/W)0+√(L/W)1]²**	(W/L) lớn hơn (√(L/W) nhỏ hơn) ⇒ IREF,max lớn hơn với cùng VDD — đánh đổi trực tiếp giữa dòng điện, diện tích transistor và điện áp nguồn
10	Ex.5.4 — Đặc tuyến I–V ngõ ra (quét VX tại output, đo IX và VB) → xác định compliance voltage	VB tăng tuyến tính theo VX khi M3 triode, bão hòa ở VN−VGS khi VX > VN−VTH3 IX tăng nhanh rồi bão hòa = IREF khi VX vượt ngưỡng ≈ VA−VTH2+VDS3	Xác định điện áp ra tối thiểu (minimum output compliance) để gương dòng cascode hoạt động đúng như nguồn dòng lý tưởng (đường IX phẳng)
	 *Ex.5.4: mạch quét VX + hai đồ thị VB(VX) và IX(VX), xác định vùng bão hòa/compliance (Lecture 5, slide 16)*		
11	Gương dòng cascode điện áp thấp (Low-Voltage Cascode) — điều kiện Vb để M1, M2 cùng bão hòa	**VGS1+VTH > Vb > VGS2+VGS1−VTH** **Cửa sổ Vb tồn tại ⟺ VGS2 < 2VTH**	Với công nghệ điện áp thấp hoặc dòng phân cực lớn (VGS2 lớn), điều kiện VGS2<2VTH có thể KHÔNG thỏa mãn ⇒ cần mạch tạo Vb đặc biệt (case 12)


#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
	 *Gương dòng cascode điện áp thấp hoàn chỉnh: M1–M2 (nhánh tham chiếu) và M3–M4 (nhánh ra) dùng chung Vb (Lecture 5, slide 17)*		
12	Tạo điện áp Vb cho cascode điện áp thấp — ngăn xếp M6 (trên) + M5 (dưới) dẫn I1 (a) Dùng điện trở Rb (b) Dùng transistor M7 rất lớn thay Rb	**(a) Vb = VGS5+VGS6 − I1·Rb** **(b) Vb = VGS5+VGS6 − VTH7 (do (W/L)7 lớn ⇒ VGS7≈VTH7)** Cả hai: ràng buộc Vb > VGS2+VGS1−VTH	(b) tránh sai số/mismatch của điện trở trên chip, đồng thời Vb tự động "track" VTH theo nhiệt độ/công nghệ — ưu điểm hơn (a)
13	Refined low-voltage cascode — dùng thêm Ms + nguồn dòng nhỏ tại N′ để tinh chỉnh gate của M3	**Thiết kế sao cho VGS0=VGS3: VB = VGS1+VGS0−VTH3−VGS3 = VGS1−VTH3**	M2 hoạt động ngay tại ranh giới triode — headroom gần tối thiểu tuyệt đối, vẫn giữ Rout cao của cấu trúc cascode (dù VDS1≠VDS2)



Ghi nhớ / Ý nghĩa vật lý — Mục II. Gương dòng cascode

- Cốt lõi: CLM (λ) làm gương dòng cơ bản sai số vì VDS hai nhánh khác nhau; xếp chồng thêm 1 tầng cascode ép VDS hai nhánh gần bằng nhau ⇒ vừa TĂNG độ chính xác dòng ra, vừa TĂNG Rout (≈gm·ro² thay vì chỉ ro).
- Đánh đổi kinh điển headroom ↔ accuracy: Vb ngoài ở mức tối thiểu cho swing lớn nhất nhưng Iout≠IREF (không track); ngăn xếp tự phân cực (diode-connected) cho Iout=IREF chính xác nhưng tốn thêm ~1×(VGS−VTH) headroom.
- Cascode điện áp thấp giải quyết đúng vấn đề headroom (dùng Vb ngoài tối ưu thay vì full stack) nhưng bị ràng buộc bởi điều kiện VGS2<2VTH — dễ thất bại ở công nghệ áp thấp/dòng lớn, cần mạch tạo Vb chuyên dụng (Rb hoặc M7 kích thước lớn).
- Mẹo nhận diện: 2 transistor cùng loại xếp chồng, CẢ HAI đều diode-connected, dẫn chung 1 dòng ⇒ đó là "self-biased cascode stack" tự tạo bias nội bộ (không cần Vb ngoài) — cấu trúc này cũng chính là nguồn dòng đuôi cascode dùng ở Mục IV để tăng CMRR.


III. GƯƠNG DÒNG TÍCH CỰC (§5.3 ACTIVE CURRENT MIRRORS)

14	Cặp vi sai M1–M2 với tải NGUỒN DÒNG CỐ ĐỊNH (M3, M4 gate chung, phân cực bởi I1 riêng — CHƯA phải gương dòng)	**Gm ≡ Iout/Vin (ngắn mạch ra) = gm/2**	M3, M4 không hồi tiếp tín hiệu ⇒ chỉ dòng tín hiệu của M2 tới được Vout, dòng của M1 "biến mất" ⇒ chỉ khai thác được một nửa gm

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
			
	Cặp vi sai M1–M2 với tải nguồn dòng cố định M3–M4 (chưa phải gương dòng), Vout lấy đơn cực tại M2 (Lecture 5, slide 21)		
15	Rout của cấu hình tải cố định — nhìn vào Vout: rO4 lên VDD, rO2//M2 xuống, nguồn M2 (nút P) ≈ điện trở suy giảm RS=1/gm1 (Ôn Chương 3) CS suy giảm nguồn tổng quát	ROUT = [1+(gm+gmb)ro]·RS + ro **Khi RS=1/gm: ROUT ≈ 2ro** **⇒ Rout(cấu hình này) = 2rO2 ∥ rO4**	Cấu trúc giống hệt tầng CS suy giảm nguồn với RS=1/gm1 — công thức tổng quát Av=−Gm(RD∥ROUT) tái sử dụng xuyên suốt chương
16	Gain của cặp vi sai — tải nguồn dòng cố định	**AV ≈ (gm1/2)·[2rO2∥rO4]**	Kết hợp Gm=gm/2 (case 14) và Rout=2rO2∥rO4 (case 15). Thấp hơn khoảng 2 lần so với tải gương dòng tích cực (case 21) ⇒ động lực định lượng cho §5.3
17	5.3.1 — Thay tải cố định bằng GƯƠNG DÒNG THỰC SỰ: M3 diode-connected, M4 mirror	Dòng tín hiệu M1 → gương qua M3–M4 → CỘNG THÊM vào dòng tín hiệu M2 tại Vout (M4 cấp dòng vào nút ra, M2 rút dòng ra ⇒ cộng dồn, không triệt tiêu)	Cơ chế khôi phục lại phần tín hiệu "mất" ở tải cố định — nền tảng cho Gm=gm đầy đủ (case 19)
18	Mạch hoàn chỉnh: M3(diode)–M4(mirror) tải PMOS; M1,M2 nhận Vin1,Vin2 độc lập; M5 tail (ISS)	Đặc tuyến truyền đạt lớn Vout(Vin1−Vin2): dạng sigmoid, bão hòa gần VDD hoặc mức thấp khi ISS dồn hết về 1 nhánh	Vùng "High Gain Region" quanh (Vin1−Vin2)=0 là điểm hoạt động tín hiệu nhỏ mong muốn — độ dốc tại đó = Av (case 21)

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
		 *Mạch cặp vi sai + tải gương dòng tích cực hoàn chỉnh, và đặc tuyến truyền đạt DC dạng sigmoid (Lecture 5, slide 27)*	
19	Ex.5.5 — Vout theo VDD quét 3V→0V, Vin1=Vin2=+1.5V cố định (common-mode, mô phỏng power-up)	Vout ≈ 0 khi VDD < |VTHP|; Vout tăng gần tuyến tính khi VDD > |VTHP|, đạt VDD−|VGS3| tại VDD=3V	Do hồi tiếp nội tại qua gương M3–M4, Vout "bám theo" VDD thay vì độc lập — vấn đề cần lưu ý về Power-Supply Rejection
20	Gm — tải gương dòng tích cực (đặt ±Vin/2 vi sai tại M1, M2)	ΔID1=ΔID3=ΔID4=gm1,2·(Vin/2) ; ΔID2=−gm1,2·(Vin/2) **Iout = ΔID2−ΔID4 = −gm1,2·Vin ⇒ Gm = −gm1,2**	Hỗ dẫn ĐẦY ĐỦ, không bị chia đôi như tải cố định (case 14, Gm=gm/2) — nhờ M3–M4 "chuyển tiếp" tín hiệu M1 cộng dồn với M2 tại output
21	Rout — tải gương dòng tích cực (nguồn thử VX tại Vout, đường phản hồi qua M3–M4)	IX = 2VX/(2rO1,2+1/gm3) + VX/rO4 Vì 2rO1,2 ≫ (1/gm3)∥rO3 ⇒ số hạng 1 bỏ qua **Rout ≈ rO2∥rO4**	Đường phản hồi qua gương M3–M4 đóng góp KHÔNG ĐÁNG KỂ vào Rout — kết quả gần như tầng CS tải gương dòng thông thường
		 *Mạch thử tính Rout và mạch rút gọn có đường phản hồi (1/gm3)∥rO3 qua M4 (Lecture 5, slide 31)*	

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
22	Gain — cặp vi sai với tải gương dòng tích cực ("5-transistor OTA")	**AV ≈ gm1,2·(rO2∥rO4)**	Kết hợp Gm=gm1,2 (case 20) và Rout=rO2∥rO4 (case 21). Gấp ~2 lần tải cố định (case 16) vì Gm đầy đủ chi phối, dù Rout hơi nhỏ hơn. Đây là khối "OTA 5 transistor" — nền tảng op-amp CMOS
23	Ex.5.6 — So sánh: tầng CS đơn giản (chỉ M1 vào, M2 tải nguồn dòng cố định gate=Vb, KHÔNG diode-connected, KHÔNG có M3/M4) vs. cặp vi sai + active mirror load	**Nguyên văn slide: AV ≈ gm1,2·(rO2∥rO4)** *Đã đối chiếu Razavi + mạch gốc (slide 33, chỉ có M1–M2): ký hiệu ĐÚNG cho chính mạch 2 transistor này là AV ≈ −gm1·(rO1∥rO2) — gm1 là hỗ dẫn của M1 (transistor vào duy nhất), rO1∥rO2 là điện trở ra song song của CHÍNH M1, M2 (không tồn tại M4 trong mạch này)*	Slide ghi rõ: "Độ lợi giống bộ khuếch đại vi sai; nhiễu KHÔNG được triệt tiêu trong mạch này" **KẾT LUẬN DỨT ĐIỂM: ký hiệu "gm1,2" và "rO4" trên slide gốc là MƯỢN LẠI nguyên trạng từ công thức cặp vi sai (case 22) để nhấn mạnh hai công thức có CÙNG DẠNG toán học gm·(ro∥ro) — đây là dụng ý sư phạm có chủ đích của Razavi, không phải lỗi đánh máy, nhưng không nên chép lại ký hiệu đó cho mạch 2 transistor (dễ nhầm tưởng có M3/M4). Khi áp dụng/tính số cho mạch Ex.5.6, PHẢI dùng AV≈−gm1(rO1∥rO2)**



Ex.5.6: tầng CS đơn giản M1–M2 (tải cố định, không mirror) — so sánh gain với cặp vi sai (Lecture 5, slide 33)


Ghi nhớ / Ý nghĩa vật lý — Mục III. Gương dòng tích cực

- Cốt lõi: tải nguồn dòng CỐ ĐỊNH (gate=Vb, không phản hồi tín hiệu) chỉ khai thác được dòng tín hiệu của MỘT nhánh cặp vi sai ⇒ Gm=gm/2; tải GƯƠNG DÒNG THỰC SỰ (1 trong 2 transistor diode-connected) chuyển tiếp dòng tín hiệu nhánh kia CỘNG DỒN tại Vout ⇒ Gm=gm đầy đủ, gain tăng đáng kể.
- Dấu hiệu nhận diện gương dòng tích cực thực sự trên sơ đồ: PHẢI có ít nhất 1 transistor tải diode-connected (gate nối drain của chính nó) — chỉ "gate nối Vb cố định" (như Ex.5.6) KHÔNG phải gương dòng, dù công thức gain có thể trông giống nhau về mặt đại số.
- Rout của tầng có active-mirror-load ≈ rO(NMOS vào)∥rO(PMOS tải) — đường phản hồi qua nhánh diode đóng góp không đáng kể vào Rout (khác với cascode ở Mục II, nơi cascode làm TĂNG mạnh Rout).
- "5-transistor OTA" (cặp vi sai + tải gương dòng tích cực + nguồn dòng đuôi) là khối xây dựng nền tảng của mọi op-amp CMOS — cần thuộc cấu trúc và công thức AV≈gm1,2(rO2∥rO4) làm phản xạ.

IV. ĐẶC TÍNH CHẾ ĐỘ ĐỒNG PHA (COMMON-MODE CHARACTERISTICS)

24	Setup: cả 2 gate M1,M2 nhận CÙNG Vin,CM; tail source lý tưởng ISS → thay bằng RSS hữu hạn	ACM ≡ ΔVout/ΔVin,CM RSS→∞ (lý tưởng) ⇒ ACM=0 ; RSS hữu hạn ⇒ ACM≠0	Trực giác: nguồn dòng đuôi càng "tốt" (RSS càng lớn) thì tín hiệu đồng pha càng bị chặn không tới được Vout

#	Trường hợp / Điều kiện	Công thức kết quả	Ghi chú nhanh
25	ACM — suy ra bằng mạch nửa tương đương chế độ đồng pha (common-mode half-circuit)	**ACM ≈ [−gm1,2/(1+2gm1,2·RSS)]·(1/gm3,4)**	Cấu trúc giống công thức suy giảm nguồn gm/(1+gmRS) ở Chương 3 (điện trở suy giảm hiệu dụng = 2RSS). gm1,2·RSS lớn ⇒ ACM tiến về 0



Mạch gốc (trái) và mạch nửa tương đương chế độ đồng pha (phải) dùng để suy ACM (Lecture 5, slide 36)

26	CMRR ≡ |ADM/ACM|, với ADM=gm1,2(rO1,2∥rO3,4) (case 22)	**CMRR = gm3,4·(rO1,2∥rO3,4)·(1+2gm1,2·RSS)**	gm1,2 triệt tiêu tử/mẫu. CMRR ∝ gm3,4, ∝ điện trở ra song song, và QUAN TRỌNG NHẤT ∝ RSS — lý do thực tế luôn dùng NGUỒN DÒNG ĐUÔI CASCODE (§5.2, case 7–9) để tăng RSS, trực tiếp cải thiện CMRR
27	Ảnh hưởng gm1≠gm2 (mismatch) lên CMRR — ngay cả khi RSS đã rất lớn	ΔVP = ΔVin,CM·RSS/[RSS+1/(gm1+gm2)] ΔID1 ∝ gm1/(gm1+gm2) ; ΔID2 ∝ gm2/(gm1+gm2) **ΔVout = [ΔID4−ΔID2]·rO4 ≠ 0 nếu gm1≠gm2**	Nếu gm1=gm2: hai dòng nhánh triệt tiêu hoàn hảo tại Vout. Nếu lệch: dòng gương ΔID4 không còn triệt tiêu ΔID2 ⇒ tín hiệu đồng pha "rò" thành vi sai (CM-to-DM conversion) — động lực cho layout common-centroid

Ghi nhớ / Ý nghĩa vật lý — Mục IV. Đặc tính chế độ đồng pha

- Cốt lõi: với tải gương dòng lý tưởng và matching hoàn hảo, RSS HỮU HẠN ở nút đuôi là nguyên nhân DUY NHẤT khiến ACM≠0; RSS→∞ (tail nguồn dòng lý tưởng) ⇒ ACM=0 tuyệt đối.
- CMRR ∝ RSS trực tiếp (case 26) ⇒ đây là lý do thực tế LUÔN dùng nguồn dòng đuôi CASCODE (Mục II, Rout≈gm·ro² thay vì ro) thay vì 1 transistor đơn — hai mục II và IV của chính bài giảng này liên kết trực tiếp với nhau qua kết luận này.
- Ngay cả khi RSS→∞ (tail lý tưởng), sai lệch gm1≠gm2 (do mismatch W/L, VTH khi chế tạo) vẫn làm rò tín hiệu đồng pha thành vi sai — đây là nguồn suy giảm CMRR ĐỘC LẬP với chất lượng tail source, không thể khắc phục chỉ bằng cascode tail.
- Mẹo thiết kế: CMRR tốt trong thực tế cần ĐỦ CẢ HAI điều kiện — (1) RSS lớn (dùng cascode tail) VÀ (2) layout common-centroid để giảm mismatch gm1,gm2 của cặp vào. Thiếu một trong hai đều làm CMRR thực tế thấp hơn nhiều so với tính toán lý thuyết.

Lưu ý sử dụng: Chỉ dùng công thức Tầng 1 (tra cứu, không đạo hàm) cho bài tập áp dụng nhanh và mô phỏng LTspice. Muốn tự đạo hàm chi tiết (KCL/KVL từng bước cho Rout, ACM, CMRR...) — xem lại phần Notes trong slide Lecture 5. Hai điểm từng đánh dấu cần kiểm tra ở bản trước NAY ĐÃ ĐỐI CHIẾU RAZAVI VÀ KẾT LUẬN DỨT ĐIỂM (không còn ⚠): (case 2) dòng "Neglecting CLM, IOUT is identical to IREF" trên slide 6 chỉ là phát biểu riêng cho hình minh họa dùng chung nhãn W/L (tỉ lệ 1:1 ngầm định) — công thức tổng quát PHẢI dùng là IOUT/IREF=(W/L)2/(W/L)1; (case 23, Ex.5.6) công thức gm1,2(rO2∥rO4) trên slide 33 là ký hiệu mượn nguyên trạng từ công thức cặp vi sai (dụng ý sư phạm để so sánh dạng công thức, không phải lỗi đánh máy) — khi tính số cho mạch 2-transistor này PHẢI dùng đúng ký hiệu của mạch: AV≈−gm1(rO1∥rO2). Ngoài ra, các số "(slide N)" mà slide gốc tự trích dẫn chéo trong phần III–IV (vd. slide 25 ghi "slide 19", slide 29 ghi "slide 27") KHÔNG khớp với số trang thực tế của bản trình chiếu đang dùng (bị lệch ~3 trang so với hiện tại, có thể do chèn thêm slide sau khi soạn) — nội dung công thức vẫn nhất quán, chỉ số trang tham chiếu nội bộ bị sai, không ảnh hưởng cheat sheet này (đã dùng đúng số slide thực tế trong mọi caption hình). Mọi hình minh họa trong tài liệu này trích trực tiếp từ slide Lecture 5 do giảng viên cung cấp.

Phần A — Bài tập áp dụng nhanh

Tầng 1 — áp dụng trực tiếp công thức tra cứu ở bảng trên (không đạo hàm KCL/KVL). Mỗi bài trích dẫn số case liên quan để tra ngược lại.

STT	Đề bài
1	(Case 2) Gương dòng cơ bản: M1 diode-connected, (W/L)1=10, dẫn IREF=50 µA. M2 có (W/L)2=30, cùng công nghệ, bỏ qua CLM. a) Tính IOUT. b) Một bạn lý luận "IOUT luôn bằng IREF vì hai transistor chung VGS" — lý luận này sai ở đâu?
2	(Case 5, phỏng theo Ex.5.2) Tầng CS có gm1=1 mA/V, tải là gương dòng M2 (diode-connected, (W/L)2=20) – M3 ((W/L)3=60) nối tiếp RL=5 kΩ xuống Vout. Tính độ lớn |AV|.
3	(Case 9, phỏng theo Ex.5.3) Cascode tự phân cực M0–M1, cùng kích thước (W/L)0=(W/L)1=20, VTH0=VTH1=0.5 V, µCox=100 µA/V². VDD=1.8 V, nguồn IREF cần tối thiểu 0.5 V headroom phía trên đỉnh ngăn xếp. Tính IREF,max.
4	(Case 8, định tính) Đang thiết kế mạch tạo dòng chuẩn cho một bandgap reference, nơi độ chính xác Iout=IREF quan trọng hơn dải điện áp ra (swing). Nên chọn cấu hình cascode nào giữa (a) Vb ngoài ở mức tối thiểu và (b) ngăn xếp tự phân cực (self-biased)? Giải thích bằng 1 câu.
5	(Case 14, 16, 20, 22) Cặp vi sai có gm1,2=2 mA/V, rO2=100 kΩ, rO4=150 kΩ. a) Tính AV nếu tải là NGUỒN DÒNG CỐ ĐỊNH (M3,M4 gate=Vb riêng, không diode-connected). b) Tính AV nếu tải là GƯƠNG DÒNG TÍCH CỰC thực sự (M3 diode-connected). So sánh tỉ lệ hai kết quả.
6	(Case 22 vs. 23, định tính) Một tầng CS đơn giản (chỉ M1–M2, M2 tải cố định không diode) và một cặp vi sai + active-mirror-load có cùng gm, cùng ro ⇒ |AV| bằng nhau về đại số. Một sinh viên kết luận: "Vậy dùng CS đơn cho rẻ, không cần cặp vi sai phức tạp". Nhận xét đúng/sai và nêu ưu điểm THỰC SỰ của cặp vi sai.
7	(Case 25, 26) Cặp vi sai active-mirror-load có gm1,2=2 mA/V, gm3,4=1 mA/V, rO1,2‖rO3,4=50 kΩ, RSS (tail)=200 kΩ. Tính ACM và CMRR (theo lần và theo dB).
8	(Case 26, định tính) Giải thích ngắn gọn (2–3 câu) tại sao thiết kế thực tế hầu như luôn dùng cascode current source làm tail cho cặp vi sai thay vì một transistor đơn, liên hệ trực tiếp công thức CMRR ở case 26.

Phần B — Lời giải chi tiết

Bài 1 — Tỉ số gương dòng cơ bản

Bước 1 (áp dụng case 2): IOUT/IREF = (W/L)2/(W/L)1 (bỏ qua CLM).

Bước 2 (thay số): IOUT = 50 µA × (30/10) = 50 µA × 3 = **150 µA**.

Bước 3 (nhận xét): lý luận "chung VGS ⇒ chung dòng" SAI vì phương trình bão hòa ID=(µnCox/2)(W/L)(VGS−VTH)² phụ thuộc CẢ (W/L) lẫn (VGS−VTH). Hai transistor matching (cùng VTH, µnCox) và chung VGS chỉ đảm bảo chung overdrive — dòng vẫn khác nhau theo đúng tỉ lệ (W/L) nếu kích thước khác nhau. "IOUT=IREF" chỉ là trường hợp riêng khi (W/L)2=(W/L)1.

Bài 2 — Gain tầng CS có tải gương dòng + RL

Bước 1 (áp dụng case 5): AV = gm1·RL·[(W/L)3/(W/L)2].

Bước 2 (thay số): AV = 1 mA/V × 5 kΩ × (60/20) = 5 × 3 = **15**.

Kết luận: |AV| = **15 V/V** — tỉ số gương dòng (W/L)3/(W/L)2=3 đóng vai trò khuếch đại dòng thêm 3 lần trước khi qua RL.

Bài 3 — IREF tối đa của cascode tự phân cực

Bước 1 (áp dụng case 9): IREF,max = (µCox/2)(VDD−0.5−VTH0−VTH1)² / [√(L/W)0+√(L/W)1]².

Bước 2 (thay số): VDD−0.5−VTH0−VTH1 = 1.8−0.5−0.5−0.5 = 0.3 V. Với (W/L)0=(W/L)1=20 ⇒ √(L/W)0=√(L/W)1=√(1/20)≈0.2236, tổng ≈0.4472, bình phương ≈0.200.

Bước 3: IREF,max = (100 µA/V²/2) × (0.3 V)² / 0.200 = 50 µA/V² × 0.09 V² / 0.200 = **22.5 µA**.

Bài 4 — Chọn cấu hình cascode cho ứng dụng bandgap

Bước 1 (áp dụng case 8): ứng dụng bandgap ưu tiên độ chính xác Iout=IREF, không ưu tiên swing tối đa.

Kết luận: chọn **(b) ngăn xếp tự phân cực (self-biased stack)** — vì cấu trúc này đảm bảo VDS nhánh gương bám sát VDS nhánh tham chiếu ⇒ Iout=IREF chính xác, chấp nhận đánh đổi tốn thêm ~1×(VGS−VTH) headroom vì swing không phải yêu cầu chính trong mạch tạo dòng chuẩn.

Bài 5 — So sánh gain: tải cố định vs. tải gương dòng tích cực

Phần a) Bước 1 (áp dụng case 16): AV(a) = (gm1/2)·[2rO2∥rO4].

Bước 2: 2rO2 = 200 kΩ; 2rO2∥rO4 = (200×150)/(200+150) = 30000/350 ≈ 85.7 kΩ.

Bước 3: AV(a) = (2 mA/V ÷ 2) × 85.7 kΩ = 1 mA/V × 85.7 kΩ ≈ **85.7 V/V**.

Phần b) Bước 1 (áp dụng case 22): AV(b) = gm1,2·(rO2∥rO4).

Bước 2: rO2∥rO4 = (100×150)/(100+150) = 15000/250 = 60 kΩ.

Bước 3: AV(b) = 2 mA/V × 60 kΩ = **120 V/V**.

Kết luận: AV(b)/AV(a) = 120/85.7 ≈ **1.4 lần** — tải gương dòng tích cực vẫn cho gain cao hơn rõ rệt (đúng xu hướng case 22), nhưng hệ số thực tế ở đây thấp hơn ước lượng "gấp đôi" nêu trên slide vì đó là gần đúng khi rO2≈rO4; tỉ lệ chính xác phụ thuộc giá trị rO2, rO4 cụ thể theo công thức AV(a)/AV(b)=(rO2+rO4)/(2rO2+rO4).

Bài 6 — CS đơn vs. cặp vi sai: raw gain không phải tất cả

Nhận xét: kết luận của sinh viên là **SAI** (đúng như case 23 đã kết luận dứt điểm).

Giải thích: hai công thức gain có CÙNG DẠNG đại số gm·(ro∥ro) nên có thể bằng nhau về TRỊ SỐ khi chọn linh kiện phù hợp — nhưng đó chỉ là so sánh gain tín hiệu nhỏ tại một điểm làm việc. Nhược điểm CS đơn: (1) không có cơ chế triệt nhiễu/tín hiệu đồng pha — CMRR gần như không xác định vì mạch không đối xứng; (2) chỉ nhận 1 ngõ vào, không xử lý được tín hiệu vi sai; (3) điểm làm việc DC nhạy với trôi nhiệt độ/VTH, không có cơ chế đối xứng bù trừ. Ưu điểm THỰC SỰ của cặp vi sai là CMRR/khả năng triệt nhiễu và độ ổn định điểm làm việc — không phải raw gain.

Bài 7 — ACM và CMRR của cặp vi sai active-mirror-load

Bước 1 (áp dụng case 25): ACM ≈ [−gm1,2/(1+2gm1,2·RSS)]·(1/gm3,4).

Bước 2: 2gm1,2·RSS = 2 × 2 mA/V × 200 kΩ = 800 (không thứ nguyên) ⇒ mẫu số = 1+800 = 801.

Bước 3: ACM = −(2 mA/V ÷ 801) × (1/1 mA/V) = −(2/801) ≈ **−2.5×10⁻³ V/V**.

Bước 4 (áp dụng case 26): CMRR = gm3,4·(rO1,2∥rO3,4)·(1+2gm1,2·RSS) = 1 mA/V × 50 kΩ × 801 = 50 × 801 = **40 050 lần**.

Bước 5: CMRR(dB) = 20·log10(40050) ≈ **92.0 dB** — kiểm tra chéo: ADM=gm1,2(rO1,2∥rO3,4)=2mA/V×50kΩ=100; ADM/ACM=100/2.5×10⁻³=40000, khớp với CMRR vừa tính (sai số làm tròn).

Bài 8 — Vì sao dùng cascode tail source

Theo case 26, CMRR $\propto (1+2g_{m1,2}\cdot R_{SS})$ — R_{SS} càng lớn, CMRR càng cao gần như tuyến tính theo R_{SS}. Một transistor đơn làm tail chỉ cho $R_{SS}\approx r_o$ (cỡ vài chục–trăm kΩ), trong khi cascode tail (cấu trúc self-biased ở Mục II) cho $R_{SS}\approx g_m\cdot r_o^2$ — cao hơn hàng chục đến hàng trăm lần. Vì vậy dùng cascode tail trực tiếp nhân CMRR lên tương ứng, chỉ đánh đổi thêm một lượng headroom nhỏ chứ không tốn thêm dòng phân cực — đây là lý do gần như mọi thiết kế thực tế đều chọn cascode tail thay vì transistor đơn.